[OrCAD] FPGA 핀 정보 뽑아내기 (.ucf)

■ History

2021. 09. 14 - 작성

 

 

■ Overview

저번에는 수작업으로 [Pin] / [Net] / [Number]를 Excel로 정리했습니다.

 

해당 작업은 발표 혹은 프로젝트 기록을 위해 남겨두는게 아니고,

FPGA나 임베디드 작업자가 코딩하기 위해서 입니다.

 

따라서, FPGA로 작업을 한다고 하면 해당 방법을 이용해서 간단하게 입출력 정보를 뽑아낼수있습니다.

(굳이 번거롭게 Excel로 작업할필요가 없습니다. 누군가가 갈구는게 아니라면...)

 

제조사 두가지 모두 가능하며,

ㆍ자일링스(XILINX)

ㆍ알테라(Altera)

 

언어 두가지 모두 가능합니다.

ㆍVHDL

ㆍVerilog

 

 

● .ucf와 Entity 양식 꺼내기 

 

회로도를 먼저 오픈합니다.

딱히 그려놓은 FPGA가 없기때문에 그려놨던 회로를 기준으로 하겠습니다

 

 

 

뽑아야할 Part(FPGA)에서 클릭 → 우클릭 → Export FPGA

 

 

 

빨간 네모 박스로 표시해둔 것을 사용하고자 하는 목적에 따라 설정합니다.

ㆍFPGA Family Vendor : 제조사(Vendor)입니다. 2가지 인텔, 자일링스 선택합니다.

ㆍFPGA Component : Part 인데, ALL로 바꿔줍니다.

 

언어는 사용할 언어 체크해주면 되겠습니다.

저는 VHDL, 자일링스(XILINX)로 .ucf 파일을 생성해보겠습니다.

 

 

 

위처럼 생성이 완료되었습니다.

FPGA 작업자가 회로도 혹은 네트정보를 요구할때 같이 주면 좋겠습니다.

 

 

 

Entity도 자동으로 만들어줍니다.

library까지 포함되어 만들어주네요.